基于FPGA的数字频率计代码.doc
2021-10-06 12:05:03 36KB 文档
基于matlab的直接数字频率合成DDS的仿真.doc
2021-10-06 11:08:49 382KB 文档
基于Verilog的数字频率计的设计包含代码及仿真.doc
2021-10-06 11:08:46 410KB 文档
一种基于单片机数字频率计的设计与实现.doc
2021-09-25 12:02:56 468KB 文档
基于FPGA的8位十进制数字频率计设计.pdf
2021-09-23 11:13:27 341KB 频率计.pdf
1
该压缩包是电子技术课程设计源代码,亲手编写。设计对象为频率计数器,主要实现将不同信号的频率值输出到8位动态数码管。该文件包含了8位BCD计数器、锁存器、数码管显示驱动(扫描计数器, 3-8译码器, 8选1数据选择器, BCD7段译码器)、分频器(3分频、4分频、5分频、10分频)等模块。实验开发板是Cyclone II: EP2C8Q208C8。
2021-09-21 16:05:40 1.13MB fpga
1
采用verilog语言编写,方波输入,频率范围为1-200KHZ
2021-09-17 10:32:58 5.29MB verilog 数字频率计设计
1
verilog HDL数字频率计的设计
2021-09-17 10:23:52 8.4MB 频率计
1