差分逻辑电平，LVDS、xECL、CML、HCSL/LPHCSL、TMDS等
2021-07-18 09:01:22
511KB
1
现场可编程门阵列(FPGA)与模数转换器(ADC)输出的接口是一项常见的工程设计挑战。本文简要介绍各种接口协议和标准，并提供有关在高速数据转换器实现方案中使用LVDS的应用诀窍和技巧。
2021-07-11 19:19:49
617KB
1
LVDS电路的仿真与设计随着电子设计技术的不断进步，要求更高速率信号的互连。在传统并行同步数字信号的数位和速率将要达到极限的情况下，设计师转向从高速串行信号寻找出路。HyperTansport（by AMD）， Infiniband(by Intel)，PCI-Express（by Intel）等第三代I/O总线标准（3GI/O）不约而同地将低压差分信号（LVDS）作为下一代高速信号电平标准。本文将从LVDS信号仿真、设计，测试等多方面探讨合适的LVDS信号的实现
2021-07-11 12:57:19
938KB
1
TTL CMOS PECL LVPECL LVDS HCSL信号电平及阻抗匹配标准，详细描述了以上的各种电平标准
2021-07-09 13:58:46
363KB
1
10.1寸lvds屏，1280x800分辨率
2021-07-07 14:00:29
1.03MB
1
东芝MIPI转LVDS芯片，里面包含数据手册， 原理图，画图指导，配种工具等全部工具，适用于MIPI转LVDS场景使用
2021-06-21 13:30:29
6.4MB
1
资料包含各种硬件PCB电路接口设计，其中有CAN总线，PCI,USB,485,HDMI,232,以太网接口等。常用PCB电路板接口方案基本都有，仅供参考。
2021-06-10 20:02:35
971B
1
在串行数据传输中，数据接收端需要一些特定的信息来恢复出正确的字边界，以确定串行码流中哪些比特属于原始并行数据里的同一时钟节拍里的数据，这一处理过程称为字对齐(Word Aligner)。一些标准的协议会定义特殊的码型(常见的码型如8B/10B编码中的K28.5)用于字对齐处理。另一些带源同步时钟的LVDS接口，通常会利用低频的源同步时钟来携带字对齐信息，用于接收端的正确恢复。FPGA对上述两种方案都可以进行正确处理。那么，如何FPGA中利用低频源同步时钟实现低压差分信号(LVDS)接收字对齐呢？
2021-06-08 10:34:30
260KB
1