FPGA设计经验谈 —— 10年FPGA开发经验的工程师肺腑之言.doc
2021-10-26 16:11:45
107KB
1
使用verilog HDL语言描述RTL级硬件电路，以实现需求功能，并在FPGA上进行验证。
实现功能：
1) 机器有一个投币孔，每次只能投入一枚硬币，但可以连续投入多枚硬币。机器能识别的硬币金额为1元，5角和1角。
2) 顾客可选择的饮料价格有1元，1元4 角，2元三种，每次只能售出1瓶饮料，购买饮料时先选择饮料种类再投币，当投入的硬币总金额达到或超过饮料价格后，机器发出指示信号并拒收继续投入的硬币,此时如果未选择取消，机器将送出饮料和找零硬币。
3) 顾客投入硬币之后，如果按取消键，机器也将退出所投入的全部金额。
4) 找零或退币时，按由大到小原则处理，即总金额超过1元时，先退出1元硬币，超过5角时，先退5角，不足5角，才退出1角。
2021-10-02 09:48:55
2KB
1
FPGA时序设计的Viso形状库，可以简单方便的画出时序图，得到很好地时序分析
2021-09-28 17:04:26
171KB
作为赛灵思用户论坛的定期访客，我注意到新用户往往对时序收敛以及如何使用时序约束来达到时序收敛感到困惑。为帮助 FPGA设计新手实现时序收敛，让我们来深入了解时序约束以及如何利用时序约束实现FPGA 设计的最优结果。
2021-09-26 10:13:32
247KB
1