搜索【数字频率】的结果

基于PIC16F877A的简易数字频率计

本程序利用CCP1模块实现一个“简易数字频率计”的功能

2021-11-21 12:06:23 66KB 微处理器|微控制器

1

基于PIC16F877A的简易数字频率计的设计

2021-11-19 22:10:45 67KB PIC

1

数字频率计设计实验报告

数字频率计设计实验报告，内容详尽，经过multisim实验验证，可靠性好，显示万位以内的频率

2021-11-17 18:52:42 223KB 数字频率计

1

基于单片机的数字频率记课程设计

包含论文终稿，protues仿真文件。打开即可运行！可以参考参考！

2021-11-16 09:36:43 226KB 基于单片机的数字频率记课程设计

1

FPGA和STM32的通信数字频率计

2021-11-14 16:29:48 7.9MB fpga STM32 数字频率计

1

QUARTUS基于cylone二的数字频率计课程设计

用quartus软件开发的数字频率计设计，使用的等精度测量法，用的verilog语言

2021-11-09 15:10:18 1KB 课程设

1

基于FPGA的数字频率计

# DigitalFrequencyMeter 基于 FPGA 的数字频率计大三上课程设计。参考2015年全国大学生电子设计竞赛试题。

2021-11-08 19:26:49 7KB fpga verilog 课设 频率计

1

verilog HDL 编写的DDS（数字频率合成）模块，有注释

verilog HDL 编写的DDS（数字频率合成）模块，有注释 DDS 波形发生 Verilog 数字频率合成 Xilinx

2021-11-04 11:43:00 3KB DDS 波形发生 Verilog 数字频率合成

1

基于VHDL语言的数字频率计的设计方案

本文提出了一种基于VHDL语言的数字频率计的设计方案，该方案通过采用自顶向下的设计方法，用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程，用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真，在FPGA上采用高频测频、低频测周、中间十分频转换的方法，设计出体积较小，性能更可靠的数字频率计。经过电路仿真和硬件测试验证了方案的可行性。

2021-10-31 22:19:00 526KB VHDL语言 数字频率计 设计文章

1

基于EDA技术设计4位十进制数字频率计的系统方案

适用于EDA方面的课程设计，做的比较差，有什么不明白的提问，希望对你有用

2021-10-29 22:33:33 501KB eda 十进制

1

个人信息

热门下载

最新下载

其他资源