搜索【verilog实现】的结果

Verilog实现千兆以太网以及ADDA转换

该压缩包包含发送端和接收端，以及ADDA转换，还有以太网组帧等，平台是Verilog，quartus15.0，cyclone5配置。

2021-11-14 15:29:06 8.18MB fpga Verilog ADDA 千兆以太网

1

通过Verilog实现数码管显示驱动实验报告

上课实验后的手写报告，亲测能完成，大家可以下载使用

2021-11-11 19:27:43 789KB Verilog 数码管 实验报告

1

交通灯的Verilog实现

在ISE开发环境下用Verilog实现交通灯的功能，且用三段式状态机编写，包含所有工程文件。

2021-11-10 23:49:45 1.74MB VerilogHDL ISE

1

verilog实现任意位二进制转换BCD

一直感觉这是个很简单的问题，直到突然自己连BCD都不太清楚的时候，才发现这没有看起来那么简单，这里介绍里任意位二进制转为BCD的verilog代码，这个转换方法也可以用在C上面，此为原创，转载请注明，谢谢。

2021-11-08 10:32:05 147KB verilog 二进制 转换 BCD

1

RS编解码VERILOG实现

RS 编码器，译码器，主要采用FPGA来实现软件使用verilog语言，从原理到硬件的实现，进行了功能仿真以及板上调试，验证正确

2021-11-06 22:57:06 1.05MB RS 编码器，译码

1

Quartus ii与verilog实现8位计数器，Modelsim仿真工程

Quartus ii 13.0 与 Verilog实现8位计数器，Modelsim仿真，有testbench。

2021-11-05 23:16:09 2.95MB Quartus ii Verilog 计数器

1

Verilog实现12路uart hub功能

verilog代码实现12路串口到1路串口的聚合功能。目的：要想用PC接收12路超声波雷达的测距信息，PC串口不够用，则用CPLD做一个小板实现12路串口到1路串口的聚合功能。小板可以接受PC发来的指令，可以修改串口波特率，可以给12路超声波雷达数据加ID以作区分。

2021-10-30 17:01:23 1.26MB verilog

1

verilog实现SDI音频内嵌bt1120

verilog实现SDI音频内嵌bt1120；符合标准SDI 辅助数据协议。数据包括：Y/C两路，分别为控制链路和数据链路。通过SDI分析仪可以分析协议正确性。

2021-10-30 09:39:05 7KB verilog

1

verilog实现的4位节省进位乘法器

利用verilog实现的四位节省进位乘法器，最大延时为3.372ns，资源为16个LUT

2021-10-26 21:33:19 2KB verilog 4位乘法器

1

数字跑表的Verilog实现

在ISE开发环境下用Verilog语言写的数字跑表代码且包含所有工程文件。

2021-10-26 12:04:43 767KB VerilogHDL ISE

1