本资源介绍了，使用Intel FPGA(原Altera)下开发DDR4模块时，软件设计人员可能涉及到的对DDR4功能仿真的情况。本文例举了两种方式：
1. DDR4手动仿真模型：基于由Intel官方提供，生成Example工程时自动产生。
2. DDR4自动仿真模型：根据Example工程，而又脱离其环境，已将必要部分移植到我们的独立开发环境，生根发芽。。
本例程所使用的软件：
1. Quartus ii 20.4
2. Array 10系列器件
3. Modelsim 10.5
通过阅读本资源，您可以了解到
1. 如何仿真DDR4（在Intel FPGA平台）
2. 如何从官方工程扣出DDRx模型，完成独立仿真。
2021-05-20 17:03:19
21.91MB
1. DDR—动态随机存储器
2. tRC（row cycle time） --行循环时间
3. tRCD-----从行有效到读/写命令发出之间的时间间隔
4. tRRD（Row active to Row active delay） --行激活到激活延迟时间
5. tCK---时钟周期
6. AL(Additive latency)---附加的潜伏期
7. RL(Read latency)---------- 读选通潜伏期
8. WL(write latency)------ 写选通潜伏期
9. CL（CAS Latency ）----列地址脉冲选通潜伏期
10. tAC（Access Time from CLK）-----时钟触发后的访问时间
11. BL (Burst Lengths)-----突发长度
12. tRP（Row Precharge command Period）-----行预充电有效周期
13. DQS----数据选取脉冲
14. Precharge---预充电
15. Refresh—刷新，AR(auto refresh),SR(self refresh)
16. DLL--延迟锁定回路
2021-05-19 15:59:39
46.49MB
1
Hi3519AV100 DDR4x16 Flyby Signal Integrity Report
2021-05-07 17:03:30
7.79MB
1
Hi3519AV100 DDR4x16 T Type Signal Integrity Report
2021-05-07 17:03:30
4.65MB
1
Routing DDR4 Interfaces Quickly and Efficiently
2021-05-07 17:03:30
1.71MB
1