我是2014级复旦的研究生。这是用VHDL语言设计的任意的M乘以N位的乘法器。设计中，被乘数和乘数的位数是通过参数来设置的，可由你来修改。我已写好了testbench。可放心使用。
2019-12-21 19:42:12
161KB
1
16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，16位浮点FFT算法的VHDL实现，
2019-12-21 19:39:06
427KB
1
FIR滤波器的matlab仿真与VHDL实现说明文档是对“FIR滤波器的matlab仿真实现”和“FIR滤波器的VHDL实现”的配套说明
2019-12-21 19:36:57
525KB
1
本程序是分布式算法实现FIR滤波器的VHDL实现部分，与本程序对应的matlab仿真见“FIR滤波器的matlab仿真”程序，说明文档见“FIR滤波器的matlab仿真与VHDL实现”
2019-12-21 19:36:56
1.68MB
1
Qomputer文件夹下是最终的工程，COMPUTER文件夹下是各个部件的调试及实现，另附上报告一份，方便读者阅读
2019-12-21 19:23:51
4.72MB
1
CPU的VHDL实现 源代码及报告(东南大学 信息科学与工程学院 COA课程设计)
2019-12-21 18:55:36
3.83MB
1
CAN总线协议中CRC编码的VHDL实现
针对CAN协议中提出的串行CRC检验原理，给出其实现方法及硬件语言VHDL代码。为了提高CRC编码的生成速度和CRC检验的效率，介绍了CRC检验的并行原理。最后给出了为满足CAN协议的VHDL代码。经过测试，串、并行运算均满足设计要求。
2019-12-21 18:48:02
356KB
1