基于FPGA的VHDL数字频率计 测试范围1hz- 1M 经典的测量范围

一、设计任务与要求 1．用74系列数字器件设计一个频率计，该频率计测量频率小于10KHz，测量数据显示3秒以上，被测信号为幅值小于10V的脉冲或幅值小于10V的正弦交流电压。基本电路主要由放大整形电路、时基电路、闸门电路和逻辑控制电路组成。设计过程是运用EWB软件完成电路设计部分。 2．整形电路：将输入频率为周期的信号（如正弦波、三角波等）进行整形，使之成为矩形脉冲。 时基电路：作用是产生一个标准时间信号 (高电平持续时间为1s)。 闸门电路：闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到1s信号结束时闸门关闭，停止计数。若在闸门时间1S内计数器计得的脉冲个数为N，则被测信号频率fx=NHz。逻辑控制电路：作用有两个：一是产生锁存脉冲信号，使显

课程设计数字频率计。方波，正弦波等等，频率为1hz-10khz

以EDA 工具为开发平台, 运用VHDL 语言, 设计一个数字频率计。

AD9852 数字频率合成器DEMO评估板ALTIUM设计硬件原理图+PCB文件，2层板设计，大小为95*75mm，包括完整的原理图和PCB文件，可以做为你的学习设计参考。 主要器件如下： AD9852 CAP Capacitor Cap Pol1 Polarized Capacitor (Radial) Header 13X2 Header, 13-Pin, Dual row INDUCTOR Jumper Jumper Wire LED Typical INFRARED GaAs LED MC100LVEL16 OSC PWR2.5 Low Voltage Power Supply Connector RES2 SEL SMB SMB Straight Connector SW-SPST Single-Pole, Single-Throw Switch TPS75933

本设计基于fpga的数字频率计的代码，附有创新功能：蜂鸣器报警、超出频率led灯显示等。功能已利用信号发生器实现。

包含多篇关于设计数字频率计的文档，以及数字频率计的相关介绍，还有数字频率计的相关VHDL代码等。

数字逻辑或电子电路的 课程设计报告《 数字频率计》。数字逻辑或电子电路的 课程设计报告《 数字频率计》

数字频率计，毕业设计，代码，原理图

数字频率计原理图