本设计以对大量实时采集数据进行缓存为背景，硬件采用Micron公司的1GB SODIMM DDR3 和Kintex-7系列FPGA的片上FIFO，软件通过研究DDR3的基本工作原理编写用户接口模块，同时结合片上FIFO的控制模块完成异步FIFO缓存系统的设计，通过改变异步FIFO的读写时钟就可以实现数据的跨时钟域传输。该设计通过VivadoChipscope进行调试和检测，测试显示：基于DDR3 SDRAM的FIFO实现了最高480M的数据传输率，64~512位的总线宽度，容量最大为1 GB，说明该设计正确、可行，可以用来缓存高速采集系统所采集的数据。

allegro格式，可用于DDR3布线。全志 H3 SOC 官方参考设计 DD3 16bitX2 原理图及PCB。

This document defines the DDR3 SDRAM specification, including features, functionalities, AC and DC characteristics, packages, and ball/signal assignments. The purpose of this Specification is to define the minimum set of requirements for JEDEC compliant 512 Mb through 8 Gb for x4, x8, and x16 DDR3 SDRAM devices. This specification was created based on the DDR2 specification (JESD79-2) and some aspects of the DDR specification (JESD79). Each aspect of the changes for DDR3 SDRAM operation were considered and approved by committee ballot(s). The accumulation of these ballots were then incorporated to prepare this JESD79-3 specification, replacing whole sections and incorporating the changes into Functional Description and Operation.

从凡亿教育那里弄来的PCB源文件，分享一下。主要是用Altium 设计的6层全志H3电视机顶盒，希望下载的人能够学习到多层PCB设计，自身也在学习当中。

DDR3规范，包括AC,DC，不同速率时，高低电平的判断，等等

DDR3 读写测试工程，由nios控制端发送读写控制命令，里面有相应仿真文件，程序在板子上是可以正常运行的，欢迎交流；

此文档对于JESD标准DDR3做中文解读，轻松理解DDR3标准。 问题举例: ** 你真的理解SDRAM的S吗? ** 为什么Write一般是Center Aligned, Read是Edge Aligned? ** BC4有啥用? ** 为什么会有Dynamic ODT? ** BIOS是如何识别DIMM是DDR3或者DDR4的? ** XMP是什么? ** 为什么有Write Leveling? ** 有人会问，有Read Leveling吗? ** Prefetch的作用 ** Dram Size和Page Size如何计算？ ** 为什么有MRS，没有MRR? ...... ** 行业标准： 作者有数年spec经验, 熟悉JEDEC标准建立的过程. ** 专业: 数年dram问题debug，spec解读专业到位。 ** 咨询: 承诺文档解读有疑问，可以免费每天3个问题的解答。 ** 退款: 作者承诺如果对于文档解读不满意，可线下联系作者申请退款，作者就有这样的自信敢承诺！ 如对内容质量有疑问，可提前私信咨询。

DDR3功耗分析及工具说明文档

图文并茂、简明易懂的MIG仿真、综合、自定义用户接口教程，适合FPGA DDR3初学者

DDR3走线规则，使用于高速电路系统设计。该文档翻译自飞思卡官方文档。内容包括：1.设计检查表 2. 终端匹配电阻功耗计算 3. VREF计算 4 DDR布线 5.仿真计算 等等