1，Zynq-7000白皮书， 2，ZedBoard板载资料 3，MicroZed板载资料 4，Zynq SoC ZC702 评估套件资料 5，Zynq SoC ZC706 评估套件资料 6，设计实例 7，学习笔记 8，X-fest 最新资料包 9，Xilinx AXI4总线资料 10，Xilinx官网上的关于Zynq平台的软件开发和相关工具使用手册

蜂鸟E203 版本，已成功移植黑金的ZYNQ 7020开发板上，附带Nuclei_project工程，可运行HELLO WORE并通过串口打印。 Nuclei_project C语言HELLO WORD工程

Zynq UltraScale+ MPSoC: Embedded Design Tutorial A Hands-On Guide to Effective Embedded System Design --- xilinx

内容包含PCB工程项目和EEPROM固件。烧写固件前需安装VS，FT232驱动。连接好硬件运行程序即可成功。

zynq petalinux dma应用层代码。不使用用网络上字符设备的做法。直接map相关寄存器进行操作。

zynq图像处理参考工程 涉及到SD读写、HDMI显示、摄像头、图像处理 一些demo的集合，用来参考二次开发用的 demo！！！！

深度学习基于ZYNQ的卷积神经网络硬件加速器项目系统源码。一个非常完整的项目 运行流程 在Lenet5文件夹中训练并测试卷积神经网络。 量化神经网络并测试效果，最后导出参数。 在custom_ip工程待封装的硬件加速器各BROM IP核中加载刚生成的coe文件。 综合custom_ip中的工程，并导出IP核。 在LeNet5_PSPL工程中导入刚生成的IP核，综合、实现、导出bit流。 运行Xilinx SDK，导入测试图片的标签数据，进行测试。 基于ZYNQ实现了软硬协同的硬件加速器系统，实现对于卷积神经网络识别MNIST手写集的加速。 PL端实现硬件加速器（包括卷积层、池化层、全连接层的实现，缓存区，共享乘累加器）。PS端实现验证测试流程的控制（非常简单的逻辑，就是发送start信号，等待done拉高，读出识别结果，重复200次后计算准确率和耗时。真正软硬协同的PS端应该连上摄像头，然后把摄像头的数据发送过去识别。 测试在开发板上的效果是200张图片，准确率96.5%，耗时47ms。

基于ZYNQ实现了软硬协同的硬件加速器系统.zip

开发平台为vivado2019.2，硬件为正点原子启明星，项目主要包含MIO驱动，EMIO驱动，AXI_GPIO驱动，PS端中断配置，AXI中断配置。

本书以Xilinx公司的XC7Z020 Zynq-7000 SoC器件和Xilinx*的Vivado 2015.4集成开发环境为平台，全面系统的介绍了嵌入式系统设计的完整设计流程。作者以本书为核心，构建了由公开视频教学资源、设计案例代码、教学课件、QQ交流群等学习资源，以方便广大读者与作者交流互动。