这个设计是自己通过找资料（现已经包括在里面了，还包括了我的设计报告）自行设计的。频率测量范围在1Hz~1MHz精度达到0.01%。本文介绍了一种同步测周期计数器的设计，并基于该计数器设计了一个高精度的数字频率计。文中给出了计数器的VHDL编码，并对频率计的FPGA实现进行了仿真验证，给出了测试结果。同时在分析了等精度测频在实现时存在的问题的基础上,介绍了一种基于自适应分频法的频率测量技术,可达到简化测量电路、提高系统可靠性、实现高精度和宽范围测量的目的。
希望对读者有帮助。
2021-05-11 22:52:52
9.14MB
1
●三个数码管循环显示8-7-6-5-4-3
●数码管按照不同的速率显示，显示停止时三个数相同，表示游戏获胜
●用指示灯表示输赢情况：指示灯亮表明获胜
●拨码开关控制数字循环和停止
2021-05-11 14:03:11
1.43MB
1
●6人参赛，每人一个按钮
●主持人一个按钮，按下开始(具有复位功能)后，才能开始抢答
●有人抢答时，对应指示灯亮并且数码管上显示抢答人路数1、2、3、4、5、6
2021-05-11 14:03:05
654B
1
●三个数码管循环显示8-7-6-5-4-3
●数码管按照不同的速率显示，显示停止时三个数相同，表示游戏获胜
●用指示灯表示输赢情况：指示灯亮表明获胜
●拨码开关控制数字循环和停止
2021-05-11 14:03:05
1.87MB
1
●6人参赛，每人一个按钮
●主持人一个按钮，按下开始(具有复位功能)后，才能开始抢答
●有人抢答时，对应指示灯亮并且数码管上显示抢答人路数1、2、3、4、5、6
2021-05-11 14:03:05
279KB
1
●自动绕线机进行绕线，先绕小圈9匝，再绕中圈7匝，最后绕大圈4匝
●具有复位/启动功能
●具有停止指示灯亮
2021-05-11 14:03:04
1.42MB
1
QuartusII+Qsys+NIOSII+SDRAM+DE2_115样例具体实现.
以详细的步骤实现了全部过程
2021-05-07 16:24:49
3.64MB
1