总结了cadence芯片版图设计中的一些常见匹配的方法，叉指结构、共质心结构、屏蔽线的制作，保护换的结构，电源线的干扰。

Cadence 版图验证--ASSURA PHYSICAL VERIFICATION & EXTRACTION SOLUTION Cadence 版图验证--ASSURA PHYSICAL VERIFICATION & EXTRACTION SOLUTION

计算第一级反相器本征延时，并计算出最优延时的反相器链级数以及每级反相器的尺寸，使用Cadence软件进行仿真验真。

利用Cadence软件设计并求其VTC转移特性曲线； 2. 利用VTC转移特性曲线分别求CMOS、NMOS反相器噪声容限

1. 了解NMOS特征频率原理，结合原理进行仿真设计； 2. 通过Cadence软件对NMOS特征频率进行仿真。

专业工程设计二（数字芯片74hc181）

Cadence Contraint Manager约束详细设置流程

大家想下的可以下，主要介绍规则的，很有帮助，特别是对刚上手的新手

ODB++_Inside_Cadence_Allegro_115_Windows_64_SA_Setup，官网下载，支持windows x64，allegro版本11 – 17.x

EXT151软件安装包，主要包含了电路设计物理信息提取工具QRC，使用iscape安装即可。安装时以下几项需要注意： 1）bashrc 里面ASSURA的设置需要放在virtuoso和QRC的前面 2）OA_HOME的设置要注释掉，QRC会调用自己的OA库，而不是设置的，有可能版本和设置的会不一样。 3）QRC设置如下： export QRC_HOME=$Cadence_Dir/EXT151 export PATH=$QRC_HOME/bin:$QRC_HOME/tools/bin:$QRC_HOME/tools/extraction/bin:$QRC_HOME/tools/dfII/bin: