利用Cadence软件设计并求其VTC转移特性曲线； 2. 利用VTC转移特性曲线分别求CMOS、NMOS反相器噪声容限

1. 了解NMOS特征频率原理，结合原理进行仿真设计； 2. 通过Cadence软件对NMOS特征频率进行仿真。

NMOS的掩膜和典型工艺流程 * Mask 确定对象 工艺流程 出发点 P型掺杂硅晶圆(=75-200mm)，生长1m厚氧化层, 涂感光胶 (Photoresist) 1 有源区 紫外曝光使透光处光胶聚合, 去除未聚合处(有源区)光胶, 刻蚀(eching)氧化层, 薄氧化层(thinox)形成, 沉淀多晶硅层, 涂感光胶 2 离子注入区 曝光, 除未聚合光胶, 耗尽型NMOS有源区离子注入, 沉淀多晶硅层, 涂感光胶 3 多晶硅线条图形 曝光, 除未聚合光胶, 多晶硅刻蚀, 去除无多晶硅覆盖的薄氧化层，以多晶硅为掩膜进行n扩散，漏源区相对于栅结构自对准，再生长厚氧化层, 涂感光胶 4 接触孔窗口(Contacts cut) 曝光, 除未聚合光胶, 接触孔刻蚀, 淀积金属层, 涂感光胶 5 金属层线条图形 曝光, 除未聚合光胶, 金属层刻蚀, 钝化玻璃层形成, 涂感光胶 6 焊盘窗口(Bonding pads) 曝光, 除未聚合光胶, 钝化玻璃层刻蚀

为了研究深亚微米 SOI工艺NMOS器件的瞬时剂量率效应，采用TCAD工具对0.13 μm SOI工艺 H型NMOS器件进行三维建模仿真。选取γ剂量率在1×108～1×1010 (Gy(Si)/s)的7个点，模拟了H型NMOS器件开关两种状态下的漏电流及体接触端电流与γ剂量率之间的数值关系。从模拟结果可以看出，γ剂量率在小于5×109 Gy(Si)/s的辐照时对器件影响很小。表明了该结构器件具有较强的抗瞬时剂量率辐射能力，为超大规模集成电路抗瞬时剂量率加固设计提供了依据。

To be able to explain the differences between NMOS and PMOS Linear Voltage Regulators; their basic operation, advantages and limitations, as well as identifing applications where one, or the other, would be appropriate choice.

四、体验与总结 通过两个周的实验，我对 MATLAB 和 DSP 有了更深刻和形象的理解。喜欢这种动手动脑 的实验课程，希望老师以后能尽早布置实验大作业，这样能完成得更完善。

本文主要简单介绍了NMOS的基本逻辑电路

本设计为基于multisim的nmos管的驱动电路与buck降压电路的电路图（可直接仿真）

掌握Tanner软件的基本设定，L_edit的使用；掌握集成电路工艺与版图的图层关系，知道本课程使用的MOSIS/Orbit 2U SCNAMEMS工艺；对于N/PMOS管进行DRC和LVS的DRC步骤与方法

NMOS驱动电路仿真分析