用VHDL语言做的EDA仿真 奇偶校验电路
2019-12-21 21:36:18 53KB VHDL EDA
1
运用mpi实现奇偶排序,在不同的处理器之间通过消息传递完成奇偶index的数的交换,实现最终的数列排序
2019-12-21 21:13:02 8KB open mpi cpp parallel
1
Multisim奇偶校验器电路图,0,1得控制采用下拉电阻开关,分数据发送端和接收端
2019-12-21 20:55:55 264KB Multisim
1
Python程序设计_车万翔译_课后全部奇偶页答案与源程序,辅助资料,还有ppt,所有例题程序。
1
离散数学及其应用(第七版)英文版奇数题和偶数题答案
2019-12-21 20:41:50 13.37MB 离散数学 第七版 答案
1
基于Verilog的奇偶分频器设计源码及对应的testbench,供大家一起学习。
2019-12-21 20:40:06 924B verilog fpga 分频器 数字电路
1
完整的离散数学及其应用第七版答案!英文版,奇偶数题都有,最全版本!
2019-12-21 20:39:05 6.76MB 离散数学 答案
1
有两个Matlab程序代码(基本相同),分别都可以得出奇校验和偶校验,且附带程序的txt格式文本(二合一)。程序很短,很简单,便于看懂。
2019-12-21 20:28:23 1KB Matlab 奇偶校验 检错码 源代码
1
能判断奇偶校验的串口调试助手 绝对好用
2019-12-21 20:17:31 1.93MB 奇偶校验 串口调试助手
1
设计一个奇偶检验器,要求模拟串行数据输入,并可对其进行奇偶校验。例如对于1位开始位、8位数据位和1位奇偶校验位的10位串行数据,由1个按键根据时序逐个输入,数码管应实时提示当前应输入的数据序号;奇校验或偶校验模式应能设置,odd代表奇校验,eve表示偶校验;显示格式例子:显示odd-9表示当前模式为奇校验,当前应输入第9位(即数据位的第8位)数据;显示odd-PASS则表示奇校验通过;显示odd-FFFF则表示奇校验失败。校验通过时发出嘀-嘀-嘀三声提示。
2019-12-21 20:12:14 1.43MB VHDL FPGA EDA
1