千兆以太网保护方案

千兆高速采集系统的硬件电路设计 千兆高速采集系统的硬件电路设计

1 ADC08D1000的结构 ADC08D1000是NS(National Semiconductor，国家半导体)公司于2005年推出的双通道低功耗的高速8位A／D转换器，其最高单通道采样频率达1.3 GHz，全功率带宽(FPBW)为1.7 GHz，在500 MHz标准信号输入的情况下可以获得7.4位的有效采样位数。整个A／D转换器用单电源1.9 V供电，内带高质量参考源和高性能采样保持电路，每个通道均为差分输入，采样范围可选为650 mV或870 mV(峰-峰值)。在高速数／模转换系统中，有两大难点：一个是数／模转换器输出信号的完整性，另一个是输出信号的速度太高。这两个难点在ADC0

在FPGA平台下实现UDP网络传输，代码用的verilog，比较详细，值得一看，提供给需要的同志们。仅供参考。

1.首先确保当前电脑已经开启Telnet服务，开启方法；XP电脑默认为开启状态。Win7系统需要手动开启该服务，方法如下： 打开【控制面板】---【程序和功能】---【打开或关闭windows功能】，找到Telnet服务端，Telnet客户端两项，在前面打勾，点击确定，等待一会即可完成开启服务。 注意:开启该服务过程中必须关闭CMD命令窗口！否则开启失败

本实验将实现 FPGA 芯片和 PC 之间进行千兆以太网数据通信, 通信协议采用 Ethernet UDP 通信协议。 FPGA 通过 GMII 总线和开发板上的 Gigabit PHY 芯片通信, Gigabit PHY芯片把数据通过网线发给 PC。

博通千兆以太网手册B50610

SEED-HPS6455的主要特点有：  DSP处理器：TMS320C6455BZTZ2，主频1200MHz；  FPGA：XC5VSX50T，封装FFG1136；  64位160MHz的总线连接FPGA与DSP实现高达10Gbit的带宽；  两片105M ADC AD6645（14位），组成2路模拟输入；  一片160M/400M DAC AD9777（16位），支持2路模拟输出；  一片正交调制器AD8345；  低抖动锁相环CDCE62005支持5路LVDS/LVPECL输出；  2路RS232接口，DB9连接器；  FLASH存储器: S29GL128，128Mb，采用8bit模式；  DDR2-667 SDRAM 存储器：4片MT47H64M16-3，共4Gb（最大兼容8Gb）；  支持ESAM(SLE66C161PE)；  SPI FLASH：AT45DB321D，32Mb，用于存放FPGA的程序；  I2C EEPROM :256Kb AT24C256BN与DSP相连；  PCI 33/66接口；  10/100/1000M自适应网络接口(1G PHY：VSC8641XKO)。  64位EMIF连接FPGA和DSP；  x4 RAPID IO连接FPGA和DSP；  McBSP连接FPGA和DSP；  16路带缓冲差分GPIO；  SMA外部数字输入；  SMA外部时钟输入；  SMA外部中频输入；  JTAG调试接口； 测试代码： FPGA与PC的UART通信 FPGA控制LED FPGA DDR2控制器测试 ADC/DAC PLL测试 DSP 控制LED DSP DDR2控制器测试 DSP MAC控制Gbit PHY 实时FFT PCI接口测试

EVB-KSZ9897 Gigabit Ethernet Switch Evaluation Board User’s Guide

生产设计千兆网相机的厂家很多，他们各自有自己的SDK，这个SDK可以几乎通用所有相机，如Balser、imaging、dalsa、cognex、jai、mv等等！ 使用c++开发， 另外安装后，有个工具可以直接调试千兆网相机而不用开发