现代计算机与通讯系统电子设备中广泛使用了数字信号处理专用集成电路，它们主要
用于数字信号传输中所必需的滤波、变换、加密、解密、编码、解码、纠检错、压缩、解
压缩等操作。这些处理工作从本质上说都是数学运算。从原则上讲，它们完全可以用计算
机或微处理器来完成。这就是为什么我们常用C、Pascal 或汇编语言来编写程序，以研究
算法的合理性和有效性的道理。
2023-06-07 22:20:39
15KB
1
本资源是紫光同创 Logos 系列 FPGA 平台 RGMII 与 GMII 桥接模块源代码，使用 GTP_ISERDES 和 GTP_OSERDES 原语和输入输出 BUF 实现，GTP_ISERDES 和 GTP_OSERDES 均配置为 DDR 模式，可用于千兆以太网通信中实现双倍数据速率。
2023-05-18 21:31:21
2KB
1
最近学习总结，近两个月的文献阅读以及理解，现将其总结如下：本文将阐述JESD204B协议、Xilinx 7系GT口底层结构及实现，挂于此一为电子网盘，二为分享交流。
2023-05-11 17:35:34
2.26MB
1
任务要求设计一个智能赛道计时器，基本功能如下：
（1）分、秒及百分秒（0.01s）计时和显示。
（2）具有启动功能，启动信号有效，开始计时；5个停止计时按键，按下按键即停止相应赛道的计时。
（3）对5个赛道选手排名，并具备成绩显示功能。
（4）具有清零功能，当复位归零信号有效时，显示全部为零。
2023-04-14 08:44:35
6.08MB
1
一个HLS设计的卷积神经网络加速器，并在zynq7020开发板上部署成功。数据集采用的是MNIST手写体,加速的网络为一个拥有4层卷积，2层池化和1层全连接层的自定义小网络，适合初学者学习。
2023-04-11 20:59:26
76.05MB
基于ZYNQ实现了软硬协同的硬件加速器系统，实现对于LeNet-5卷积神经网络识别MNIST手写集的加速。PL端实现卷积层、池化层、全连接层的并行加速，PS端实现验证测试流程的控制。两者通过AXI总线连接，实现控制信识别结果的传递
2023-04-11 20:24:40
58.97MB
1