搜索【ddr2，】的结果 - 只为小站

DDR2 SODIMM LAN9514

AP2331 AP7115 DDR2 SODIMM LAN9514 DMG1012 NC7WZ16 PAM2306 AD封装库

2019-12-21 21:49:11 458KB DDR2 SODIMM LAN9514 AD封装库

1

xilinx 7Series memory interface Generator 说明书

xilinx 7Series memory interface Generator 说明书，非常详细的。

2019-12-21 21:17:51 18.95MB Xilinx DDR3，DDR2

1

Verilog编写的ddr2控制器

Verilog语言编写的ddr2控制器，主要通过控制ddr2的用户侧界面控制ddr2的读写，本程序主要完成一次简单的写地址，写数据到ddr2里，并且再写地址，读数据回来，以此校验ddr2的读写。通过在xilinx ise工具里进行综合仿真，并且在xilinx v5 110t板子上成功实现读写。

2019-12-21 20:34:08 15.91MB ddr2， Verilog

1

Nexys4 DDR2读写例程

鄙人自行编写的DDR2的读写例程。此工程使用Vivado 2015.4在Nexys4 DDR上实现。

2019-12-21 20:33:13 121KB MIG 嵌入式 Vivado Xilinx

1

DDR2+SDRAM控制器的设计与验证

DDR2+SDRAM控制器的设计与验证，研究实现操作简便、带宽高的DDR2C设计方法。主要内容包括如何简化对DDR2 SDRAM的操作和最大限度的提高DDR2接口的带宽。

2019-12-21 19:42:49 2.47MB DDR2控制器

1

Nexys 4 DDR开发板的DDR2 IP核引脚约束文件

Nexys 4 DDR开发板的DDR2 IP核的引脚约束文件（在例化DDR2 IP核的时候需要用到）。

2019-12-21 18:52:53 6KB Xilinx Vivado DDR2 Nexys4

1

Verilog编写的ddr2控制器

Verilog语言编写的ddr2控制器，主要通过控制ddr2的用户侧界面控制ddr2的读写，本程序主要完成一次简单的写地址，写数据到ddr2里，并且再写地址，读数据回来，以此校验ddr2的读写。通过在xilinx ise工具里进行综合仿真，并且在xilinx v5 110t板子上成功实现读写。

2015-08-12 00:00:00 16.18MB ddr2， Verilog

1

DDR2/3内存SPD芯片技术规范&资料&修改工具

内存SPD芯片技术规范&资料&修改工具.rar 包括: JEDEC的DDR2&DDR3 SPD官方技术文档维修调试超频内存必备

2011-05-18 00:00:00 7.27MB DDR2 DDR3 SPD文档

1