基于51单片机+LCD12864显示的多功能仪表盘设计资料包含原理图及源程序

几点说明： 1。打开功能是专门用于对C语言文件自动提取显示所需要的汉字，进行点阵码数据转换的， 在您的C语言程序中，有一点需要特别留意：您的注解中请不要使用双引号，否则会引起 提取错误。 软件包中的文件ee.c作为一个简单例程供提取测试用。 2。提取以后的点阵码可以随意修改点阵数据，使用鼠标的左键为加一点，右键为擦除一点。 修改完毕请按旁边的确认键将数据记录到点阵码中，否则您的修改将自动放弃。 3。点阵码可以随意平移，请谨慎使用。平移之前请查看一遍所有的字符点阵图，平移有可能 会丢失边界点，移出了边界的点阵将被丢弃，不可恢复。 平移前请确认是否有必要进行全体字符一起移动。 4。用户自定义特殊字符的建立，首先选定点阵数据，在下面的汉字输入窗口输入几个您不使 用的汉字，确认。然后生成了这些汉字的点阵码，再将他们清空（使用平移按钮中间的那 块抹布），就可以用鼠标描绘你的图案了，最后别忘了打“确认”键。 5。ASCII字符可以自动提取0x20~0x7f的全部，最后一个0x7f一般都没有用，可以手工将它删 除，也可以利用它做一个简单的特殊字符。 汉字库中也包含有ascii字符，但是经查对与这三个ascii库基本一样，所以就不再重复。 6。保存文件：C语言格式的默认为.h类型，汇编格式的默认为.inc类型，只要将他们加入到 您的工程中就可以了。 7。新增加了自动添加下划线功能。这项功能在做点阵显示和修改的时候并不出现下划线， 设置了以后仅仅在最后的输出文件中出现，以免干扰编辑修改。 8。扩充对windows汉字的直接提取，从16~96范围内可以任意设定选取。主要用于制作界面的 开机封面少量标识性汉字。 9。扩充了对ascii小字库5x8以及大字库20*40/24*48的支持，毕竟字库文件比较工整。

单片机万年历+温度传感器ds18b20+液晶lcd12864+程序设计

基于STM32单片机，完成对LCD12864液晶的控制，以及4乘4矩阵键盘的控制，代码亲测可以，易于移植。

这是LCD12864滚屏显示的一种，适用于51单片机

基于msp430的俄罗斯方块程序，lcd12864显示屏 自写的程序，可以通过蓝牙模块实现按键操作。

STM32F103VCT6 驱动LCD12864液晶屏实例工程 绝对有用。

LCD12864显示英文字符实验cylone4e FPGA（EP4CE6）Verilog例程quartus11.0工程源码，可以做为你的学习设计参考。 //本实验是用LCD12864显示英文。（LCD带字库） module lcd (clk, rs, rw, en,dat); input clk; output [7:0] dat; output rs,rw,en; //tri en; reg e; reg [7:0] dat; reg rs; reg [15:0] counter; reg [5:0] current,next; reg clkr; reg [1:0] cnt; parameter set0=6'h0; parameter set1=6'h1; parameter set2=6'h2; parameter set3=6'h3; parameter set4=6'h4; parameter set5=6'h5; parameter set6=6'h6; parameter dat0=6'h7; parameter dat1=6'h8; parameter dat2=6'h9; parameter dat3=6'hA; parameter dat4=6'hB; parameter dat5=6'hC; parameter dat6=6'hD; parameter dat7=6'hE; parameter dat8=6'hF; parameter dat9=6'h10; parameter dat10=6'h12; parameter dat11=6'h13; parameter dat12=6'h14; parameter dat13=6'h15; parameter dat14=6'h16; parameter dat15=6'h17; parameter dat16=6'h18; parameter dat17=6'h19; parameter dat18=6'h1A; parameter dat19=6'h1B; parameter dat20=6'h1C; parameter dat21=6'h1D; parameter dat22=6'h1E; parameter dat23=6'h1F; parameter dat24=6'h20; parameter dat25=6'h21; parameter dat26=6'h22; parameter nul=6'hF1; always @(posedge clk) begin counter=counter+1; if(counter==16'h000f) clkr=~clkr; end always @(posedge clkr) begin current=next; case(current) set0: begin rs<=0; dat<=8'h30; next<=set1; end set1: begin rs<=0; dat<=8'h0c; next<=set2; end set2: begin rs<=0; dat<=8'h6; next<=set3; end set3: begin rs<=0; dat<=8'h1; next<=dat0; end dat0: begin rs<=1; dat<="L"; next<=dat1; end //显示第一行 dat1: begin rs<=1; dat<="y"; next<=dat2; end dat2: begin rs<=1; dat<="c"; next<=dat3; end dat3: begin rs<=1; dat<=" ";next<=dat4; end dat4: begin rs<=1; dat<="F"; next<=dat5; end dat5: begin rs<=1; dat<="r"; next<=dat6; end dat6: begin rs<=1; dat<="e"; next<=dat7; end dat7: begin rs<=1; dat<

LCD12864屏显示中文实验cylone4e FPGA（EP4CE6）Verilog例程quartus11.0工程源码，可以做为你的学习设计参考。 module LCD12864 (clk, rs, rw, en,dat); input clk; //系统时钟输入50M output [7:0] dat; //LCD的8位数据口 output rs,rw,en; //LCD的控制脚 reg e; reg [7:0] dat; reg rs; reg [15:0] counter; reg [6:0] current,next; reg clkr; reg [1:0] cnt; //定义的一些状态机。 parameter set0=6'h0; parameter set1=6'h1; parameter set2=6'h2; parameter set3=6'h3; parameter set4=6'h4; parameter set5=6'h5; parameter set6=6'h6; parameter dat0=6'h7; parameter dat1=6'h8; parameter dat2=6'h9; parameter dat3=6'hA; parameter dat4=6'hB; parameter dat5=6'hC; parameter dat6=6'hD; parameter dat7=6'hE; parameter dat8=6'hF; parameter dat9=6'h10; parameter dat10=6'h11; parameter dat11=6'h12; parameter dat12=6'h13; parameter dat13=6'h14; parameter dat14=6'h15; parameter dat15=6'h16; parameter dat16=6'h17; parameter dat17=6'h18; parameter dat18=6'h19; parameter dat19=6'h1A; parameter dat20=6'h1B; parameter dat21=6'h1C; parameter dat22=6'h1D; parameter dat23=6'h1E; parameter dat24=6'h1F; parameter dat25=6'h20; parameter dat26=6'h21; parameter dat27=6'h22; parameter dat28=6'h23; parameter dat29=6'h24; parameter dat30=6'h25; parameter dat31=6'h26; parameter dat32=6'h27; parameter dat33=6'h28; parameter dat34=6'h29; parameter dat35=6'h2A; parameter dat36=6'h2B; parameter dat37=6'h2C; parameter dat38=6'h2D; parameter dat39=6'h2E; parameter dat40=6'h3F; parameter nul=6'h35; always @(posedge clk) // begin counter=counter+1; if(counter==16'h000f) clkr=~clkr; end always @(posedge clkr) begin current=next; case(current) set0: begin rs<=0; dat<=8'h31; next<=set1; end //*设置8位格式,* set1: begin rs<=0; dat<=8'h0C; next<=set2; end //*整体显示,关光标,不闪烁*/ set2: begin rs<=0; dat<=8'h06; next<=set3; end //*设定输入方式,增量不移位*/ set3: begin rs<=0;

TMS320F2812 LCD12864显示 DSP TMS320F2812 LCD12864显示 DSP TMS320F2812 LCD12864显示 DSP