1、测试文件的功能是产生设计文件所需要的激励和接收设计文件传输过来的反馈，即产生设计文件的输入，反馈通过实例化接收。
2、测试文件的变量只需要定义，而不需要写成端口，因为不需要绑定管脚。
3、测试文件的内容包括变量定义、变量初始化、变量赋值、实例化。
3、变量定义都写在模块的开头，初始化只在上电后执行一次，初始化、变量赋值和实例化是并行执行的。
2022-05-20 16:36:33
1.44MB
1
其余图像处理算法的实现，主要在图像处理模块（rgb_gray）进行修改即可。若要查看rtl图，需要在图像生成模块中，引去initial的部分，否则不可综合。
2022-05-17 17:08:16
25.44MB
1
关于FPGA可编程逻辑器件课程实例代码（NWU），包括详细注解，已经解释、截图的相关文档，希望对大家学习可编程逻辑器件课程有帮助
2022-05-13 01:02:05
15.52MB
1
Mentor工具全功能注册机，用于较新modelsim（6.2以上）和questasim
2022-05-11 13:49:19
845KB
1
本人亲自仿真无误的verilog十进制计数器，程序有中文说明容易读懂，可直接用MOdelsim打开。十进制带进位加计数器
2022-05-02 14:41:51
452B
1
直方图均衡的Verilog实现 从Matlab读出图像为image.txt文件，经过Modelsim读入TXT文件进行直方图均衡处理，将输出结果再读出为image_he.txt文件，然后在Matlab观察直方图均衡增强效果，由于Matlab中直方图统计概率近似小数所以计算出为近似值，而FPGA中应用移位代替除法所以计算出为准确值，实验表明，硬件实现和Matlab软件直方图均衡处理达到了共同的效果！
2022-04-30 10:51:29
2KB
1