xilinx zynq TPG ip核 licence，供zynq爱好者一起学习

仿真IP核（建立modelsim仿真库完整解析)

引言 　　代码纯化．指在代码设计中及完成后进行自定义的、IEEE标准的、设计重用的、可综合性和可测试性等方面的规则检查； 　　代码覆盖率分析．研究仿真中的测试矢量是否足够； 　　设计性能和面积分析．在设计逻辑综合过程中分析所设计的RTL所能达到的性能和面积要求； 　　可测性分析：IP核设计重用中的关键技术。如何保证IP核的高测试覆盖率,如何保证IP核在集成到SoC中后的可测试性．是该阶段分析的主要目标。所以在IP核实现之前．要检查IP核设计中是否违反了可测性设计规则； 　　低功耗分析：SoC的重要衡量指标。我们在IP核设计阶段就需要将TP核功耗参数进行估计并进行相应的功耗优化设计；

近期的项 目要使用到整型数据转浮点型数据，将16位的整数转换为单精度浮点数（32bit）。Quartus II软件中也给我们免费提供了专用的浮点转换IP，因此就直接使用该IP核来进行设计。

Quartus IP核的使用，看下还是有帮助的

基于ALTERA公司的cyclone IV E系列芯片的远程升级ip核altremote system upgrade的控制程序。

设计了基于S O PC的SPWM波形电路。 在Quartus II 9. 0环境中，使用Verilog HDL和模块设计方法完成了设计。 所选择的FPGA模型是EP 2 C 35F 672 C 6在Cyclone系列。 据正弦波PWM的不规则采样的原则，使用实-时间上重叠正弦波和三角波，周期性调节SPWM波得以实现。 仿真结果表明，SPWM发生器IP内核可以嵌入到专用处理器中，并实现SPWM组件的驱动。

MIG IP核使用手册 ，详细介绍了MIG IP的读写时序。

xilinx 乘法器 ip核最新翻译中文版，初学者可以对照着看学习fpga