使用verilogHDL 语言实现BCH（31,16,3）的编解码，能隋姐纠正三个级三个以下错误。并且带有仿真激励_tb文件，可以直接运行，并在modsim10.1下仿真成功。
2019-12-21 21:16:57
3.8MB
1
BCH的编码与解码，利用matlab的simulink实现，通过对加入与不加入BCH的编码模块产生的结果进行对比。
2019-12-21 20:46:30
342KB
1
利用matlab编程实现了对汉明码，格莱码，BCH码，RS码的编码译码（matlab编程实现了对汉明码，格莱码，BCH码，RS码的编码译码）。
2019-12-21 20:45:12
722B
1
本代码是基于verilog实现的钱搜索模块，可以纠错24bit，是BCH中的第三个关键步骤的实现，其中包括14位伽罗华域乘法器的实现
2019-12-21 20:11:34
4KB
1