维特比解码matlab代码Materl Viterbi解码器算法的实现 维特比算法作为卷积码的最大似然（ML）解码技术而闻名。 （n，k，m）维特比解码器中的路径存储单元负责跟踪与由路径度量单元指定的尚存路径相关联的信息位。 二进制卷积码由三元组（n，k，m）表示，其中： 每当接收到k个输入位时，就会生成n个输出位。 k是输入序列的数量（因此，编码器由k个移位寄存器组成）。 m表示必须存储在编码器中的先前k位输入块的数量。 维特比解码器通常基于ASIC，因此在路径存储器的大小上具有上限。 在维特比解码器中提出了一种节省路径存储器的新颖方法。 成功开发了许多使用该路径存储器的回溯式维特比解码器。这表明，使用这种高效存储路径存储器的维特比解码器需要较小的芯片面积，并且在不损失解码性能的情况下实现了更快的解码时间。 利用这种新颖的路径存储器的维特比解码器可以节省20％的（n，1，m）码存储，节省== 20％的普通（n，k，m）码，而不会降低解码性能。 新型路径存储器还具有类似的提高的解码性能。

avs+ 编解码 中文独家

AVS开源代码

AVS资料 avs / avs +内容 大多数脚本都需要“ avs 2.5及更高版本”中的“ Zs_RF_Shared.avsi” 待办事项清单 待办事项清单 使用avs +时，使用avs + FunctionExists而不是try catch 添加框架属性 更多更新

avs+资料汇总.7z

原生支持AVS+和DRA解码的ffmpeg库，已经编译通过可以正常使用。

AVS解码器源代码以及SDK例程， 供大家参考! 解码器 , 源代码

SOC通过PWM调整核电压，不同的设计可能会使用不同的电源芯片，而电源芯片的VFB会有不同，为了VFB或对反馈电阻的要求不成为电路设计的障碍，开发了这个自动计算工具，帮助使用者自动计算出电源控制的电阻网络的值。 RP和C最好按照SOC厂商推荐设置，R1和R2按照电源芯片要求去选择（如果有要求的话） 调整精度刻度，可以调整生成结果的精度范围。 生成的电阻结果都是标准电阻值。

dtmf encoder and decoder(matlab)

之前做过一个XX集团与代理机构实时联网收费系统，采用自定义报文格式，自己编写解码器，便于拿来就用。适合有一定网络编程经验的开发者。