RTL8821E 千兆PHY
2022-01-01 16:00:37 1.89MB RTL8821E 千兆PHY
1
Rockchip平台以太网配置手册+千兆网动态调整补丁+问题定位方法
2021-12-31 17:01:01 923KB kernel rockchip
1
全世界各大公司单口千兆PHY的统计 包括型号 封装 管脚数 pdf下载地址等 价格因为涉及商业机密 没有罗列
2021-12-22 14:40:06 18KB GMII PHY 千兆PHY
1
小米4A千兆版 原厂完整固件 full.bin
2021-12-22 12:01:25 16MB 路由器
1
AX88179的官方原理图纸,亲测可用
2021-12-21 20:02:15 77KB USB3.0-千兆网络
1
AX88179的官方手册很全
2021-12-21 20:02:14 1.17MB usb3.0-千兆网络
1
XC7K325T UDP千兆光通信设计(含教程和FPGA工程),有操作教程,FPGA源码(VIVADO2017.4打开),参考原理图,资料总共162MB。
2021-12-21 00:21:23 162.22MB XC7K325T 千兆光通信
随着技术的迅速发展,越来越多的工程应用对以太网嵌入式设备提出了需求,因此对以太网MAC层数据处理系统的研究具有重要的现实意义。本文介绍利用以太网物理层(PHY)芯片和FPGA实现的硬件千兆网模块。其中PHY芯片作为数据传输的高速节点,处理物理层数据,而FPGA完成对MAC层数据的处理。本文研究的方法结合了FPGA的强大处理能力和PHY 芯片的驱动能力,比常规CPU+MAC层模块+PHY芯片的方式有更高的效率。本文通过实验测试验证了设计的可靠性与快速性。
2021-12-16 17:07:17 701KB MAC层; PHY层; FPGA; 千兆网
1
千兆以太网传输实验Cyclone10 FPGAVerilog源码Quartus17.1工程文件+文档资料,FPGA为CYCLONE10LP系列中的10CL025YU256C8. 完整的Quartus工程文件,可以做为你的学习设计参考。 module ethernet_test ( input rst_n, input clk_50m, output [3:0] led, output e_mdc, inout e_mdio, output [3:0] rgmii_txd, output rgmii_txctl, output rgmii_txc, input [3:0] rgmii_rxd, input rgmii_rxctl, input rgmii_rxc ); wire [ 7:0] gmii_txd ; wire gmii_tx_en ; wire gmii_tx_er ; wire gmii_tx_clk ; wire gmii_crs ; wire gmii_col ; wire [ 7:0] gmii_rxd ; wire gmii_rx_dv ; wire gmii_rx_er ; wire gmii_rx_clk ; wire [31:0] pack_total_len ; wire duplex_mode; // 1 full, 0 half assign duplex_mode = 1'b1; wire [1:0] speed ; wire link ; wire e_rx_dv ; wire [7:0] e_rxd ; wire e_tx_en ; wire [7:0] e_txd ; wire e_rst_n ; gmii_arbi arbi_inst ( .clk (gmii_tx_clk ), .rst_n (rst_n ), .speed (speed ), .link (link ), .pack_total_len (pack_total_len ), .e_rst_n (e_rst_n ), .gmii_rx_dv (gmii_rx_dv ), .gmii_rxd (gmii_rxd ), .gmii_tx_en (gmii_tx_en ), .gmii_txd (gmii_txd ), .e_rx_dv (e_rx_dv ), .e_rxd (e_rxd ), .e_tx_en (e_tx_en ), .e_txd (e_txd ) ); smi_config smi_config_inst ( .clk (clk_50m ), .rst_n (rst_n ), .mdc (e_mdc ),
千兆以太网,抓包软件及上位机软件,用于调试设计分析FPGA千兆以太网工程
2021-12-08 21:41:28 85.02MB 软件
1