本系统以TM4C123GH6PM 单片机/FPGA 为控制核心，基于正弦脉冲宽度 调制（SPWM），设计制作了单相正弦波逆变电源，实现了输入15V 直流电压， 输出有效值为10V、额定功率为10W 的正弦交流电压，交流频率在20Hz 至100Hz 内能以1Hz 为步进值进行调整。系统使用TM4C123GH6PM 单片机/FPGA 产生 SPWM 波控制全桥电路，桥路输出信号经LC 滤波电路后得到失真度小于0.5% 的正弦波；系统采用PID 控制算法使输出交流电压负载调整率低于1%；通过合 理选用MOSFET 等措施使系统效率达到89%；采用互感器和AD 采样芯片获得 输出电流与输出电压，通过FPGA 控制继电器实现输出过流保护和自恢复功能。 系统可通过键盘步进控制和蓝牙控制两种方式设置交流频率，通过LCD 屏幕和 蓝牙接收设备实时显示系统工作参数，人机交互良好。经测试，系统除输出效率 外达到题目的全部指标要求。

Java 毕业设计，Java 课程设计，基于 SpringBoot+Vue 开发的，含有代码注释，有一定基础的可以看懂。毕业设计、期末大作业、课程设计、高分必看，下载下来，简单部署，就可以使用。 包含：项目源码、数据库脚本、软件工具等，前后端代码都在里面。 该系统功能完善、界面美观、操作简单、功能齐全、管理便捷，具有很高的实际应用价值。 项目都经过严格调试，确保可以运行！ 1. 技术组成 前端：html、javascript、Vue 后台框架：SpringBoot 开发环境：idea 数据库：MySql（建议用 5.7 版本，8.0 有时候会有坑） 数据库工具：navicat 部署环境：Tomcat（建议用 7.x 或者 8.x 版本）， maven 2. 部署 如果部署有疑问的话，可以找我咨询 后台路径地址：localhost:8080/项目名称/admin/dist/index.html 前台路径地址：localhost:8080/项目名称/front/index.html （无前台不需要输入）

BERT+BiLSTM+CRF是一种用于中文命名实体识别（Named Entity Recognition，简称NER）的模型，结合了BERT模型、双向长短时记忆网络（Bidirectional LSTM）和条件随机场（CRF）。 BERT是一种预训练的深度双向变换器模型，具有强大的自然语言处理能力。它能够学习上下文相关的语义表示，对于NLP任务非常有用。 BiLSTM是一种循环神经网络，能够捕捉上下文之间的依赖关系。通过同时考虑前向和后向上下文，BiLSTM能够更好地理解句子中实体的边界和内部结构。 CRF是一种概率图模型，常用于序列标注任务。它能够基于输入序列和概率分布进行标签推断，使得预测的标签序列具有全局一致性。 在BERT+BiLSTM+CRF模型中，首先使用BERT模型提取句子中的特征表示。然后，将这些特征输入到BiLSTM中，通过双向上下文的学习，得到更丰富的句子表示。最后，使用CRF层对各个词的标签进行推断，并输出最终的实体识别结果。 这种模型的优势在于能够充分利用BERT的语义信息和BiLSTM的上下文依赖性，同时通过CRF层对标签进行约束，提高了实体识别的

Linux内核设计的艺术+图解Linux操作系统架构设计与实现原理

在电子设计自动化（EDA）领域，Verilog是一种广泛使用的硬件描述语言（HDL），用于描述数字系统的逻辑行为和结构。本项目将详细讲解如何在Altera的Quartus II集成开发环境中，使用Verilog实现一个32位精简指令集计算机（RISC）处理器。 32位RISC处理器设计的核心在于其简洁高效的指令集，它通常包括加法、减法、逻辑运算、分支、加载/存储等基本操作。设计这样的处理器，首先要明确指令格式，例如采用固定长度的指令，每个指令可能包含操作码（opcode）、寄存器地址和立即数字段。 1. **数据通路设计**：32位RISC处理器的数据通路包括ALU（算术逻辑单元）、寄存器堆、控制单元、总线以及各种信号线。ALU执行基本的算术和逻辑运算；寄存器堆存储数据和指令；控制单元根据指令解码结果生成微操作信号；总线连接各个部件，确保数据和控制信号的传递。 2. **指令解码**：在Verilog中，可以定义一个解码模块，将接收到的32位指令分解成对应的操作码和其他字段。解码器根据操作码生成控制信号，这些信号决定处理器的执行流程。 3. **寄存器文件**：32位RISC处理器通常有多个通用寄存器，用于暂存数据。在Verilog中，可以创建一个寄存器文件模块，实现读写操作，并通过地址线选择要访问的寄存器。 4. **ALU设计**：ALU是处理器的心脏，处理所有算术和逻辑运算。它需要支持常见的二元操作，如加、减、与、或、异或，以及一元操作，如取反。在Verilog中，可以利用组合逻辑实现这些功能。 5. **控制单元**：控制单元根据解码后的指令生成微操作信号，控制整个处理器的时序。这涉及到条件分支、跳转、中断处理等各种情况的处理。 6. **内存接口**：RISC处理器通常包含加载/存储指令，因此需要设计内存接口模块，用于与外部存储器进行数据交换。这部分可能涉及地址计算、数据总线宽度适配等。 7. **时序设计**：在Quartus II中，需要考虑时钟周期和同步设计原则，以确保所有操作在正确的时间发生。这包括定义合适的时钟信号，以及使用同步寄存器和触发器来避免竞争冒险。 8. **仿真与综合**：在完成Verilog代码编写后，使用Quartus II的仿真工具进行功能验证，确保处理器能按预期工作。然后，进行综合优化，生成适合FPGA（现场可编程门阵列）的门级网表。 9. **硬件调试**：在FPGA上实现处理器后，可以使用Quartus II的硬件调试工具，如JTAG接口，进行在线调试，观察和分析处理器的实际运行状态。 10. **性能评估**：最后，对处理器的性能进行评估，包括时钟周期、功耗、面积效率等方面，以满足实际应用的需求。 通过以上步骤，可以在Quartus II环境下成功地用Verilog实现一个32位RISC处理器。这个过程中不仅需要深入理解数字逻辑和计算机体系结构，还要熟练掌握Verilog编程技巧和FPGA设计流程。

10.MATLAB神经网络43个案例分析 RBF网络的回归--非线性函数回归的实现.zip 10.MATLAB神经网络43个案例分析 RBF网络的回归--非线性函数回归的实现.zip 10.MATLAB神经网络43个案例分析 RBF网络的回归--非线性函数回归的实现.zip

词嵌入的连续空间主题模型 描述 实现了带有单词嵌入的连续空间主题模型，这是Daichi Mochihashi的增强模型。 环境 C ++ 14+ lang ++ 9.0 提升1.71.0 glog 0.4.0 gflag 2.2.2 boost-python3 python3 用法 准备基于文档的语料库并将其分为训练数据集和验证数据集 用MCMC训练ETM。 $ make $ ./cstm -ndim_d=20 -ignore_word_count=4 -epoch=100 -num_threads=1 -data_path=./data/train/ -validation_data_path=./data/validation/ -model_path=./model/cstm.model 参考

CVaR是基于风险价值（Value at Risk, VaR）发展而来的，是在一定置信水平α下，损失超过VaR值时的条件均值。VaR是指在一定的置信水平下，某一投资组合在未来某一时间段内的最大损失。 例程中介绍了CVaR相关的编程方法以及各参数的取值范围，注释详细，可直接运行。

FPGA 硬件电流环 基于FPGA的永磁同步伺服控制系统的设计，在FPGA实现了伺服电机的矢量控制。 有坐标变换，电流环，速度环，位置环，电机反馈接口，SVPWM。 Verilog 一种基于FPGA的永磁同步伺服控制系统，利用FPGA实现了对伺服电机的矢量控制。这个系统涉及到坐标变换、电流环、速度环、位置环、电机反馈接口以及SVPWM等关键技术。 FPGA（现场可编程门阵列）：FPGA是一种可编程逻辑器件，它由大量的逻辑门、存储单元和可编程互连组成。通过在FPGA上配置不同的逻辑电路，可以实现各种功能，包括数字信号处理、控制系统等。 永磁同步伺服控制系统：永磁同步伺服控制系统是一种用于驱动永磁同步电机的控制系统。它通过对电机的电流、速度和位置进行控制，实现对电机的精确控制和定位。 伺服电机矢量控制：伺服电机矢量控制是一种先进的电机控制技术，通过对电机的磁场矢量进行控制，实现对电机的精确控制和定位。它可以提供更高的控制精度和动态性能。 坐标变换：坐标变换是指将一个坐标系中的信号或数据转换到另一个坐标系中。在永磁同步伺服控制系统中，坐标变换常用于将电机的三相电流转换到矢量控制所需

2023年电赛小练习，利用stm32f407，hal库开发实现AD9854模块输出以及扫频。信号源在扫频仪、阻抗分析仪中都有应用。前面的实验通过单片机的DAC（ DMA控制）或FPGA的ROM IP核实现了正弦波信号的产生。为了得到频率高、幅度平坦的信号源，现在通过集成的DDS模块AD9854产生任意频率的正弦波信号。