《基于SMIC18mmrf工艺的8位40M采样频率异步SAR ADC设计全解:原理、仿真与实现》,全新8位40M采样频率异步SAR ADC设计案例:含核心电路原理图与版图,通过全面验证的仿真文档与详细设计说明,已经完成的流片项目8bit 40M采样频率
异步SAR ADC设计
包括核心电路的原理图和版图(DRC LVS ANT都过了)有测试电路和后仿文件 带详细设计仿真文档
smic18mmrf工艺,有工艺库,有电路工程文件,提供仿真状态,可以直接导入自己的cadence运行仿真
前仿有效位数ENOB=7.84(电路里新的ADE可以到7.94) 后仿ENOB7.377,适合入门SAR ADC
顶层电路包括:
栅压自举开关Bootstrap
Vcm_Based开关时序
上级板采样差分CDAC阵列
两级动态比较器
比较器高速异步时钟
动态sar逻辑
8位DFF输出
8位理想DAC。
带详细说明,告诉你各个模块怎么设计,原理是什么,有哪些注意事项,怎么仿真,包看包会。
包括详细仿真文档,原理介绍,完整电路图,仿真参数已设好,可直接使用,在自己的电脑上就可以运行仿真。
,关键词提取结
2025-10-21 17:22:44
4.06MB
sass
1