FPGA VHDL DDS程序，采用FPGA实现1hz到100khz可调的dds程序，频率调节步长是变化的。

FPGA DDS VHDL 引言 目前市面上有多种DDS(直接数字合成)信号源芯片，如美国AD公司的AD9850，这类专用芯片由于价格昂贵、功能固定单一，使其应用受到限制。本文采用Altera公司的ACEXIK系列FPGA(现场可编程门阵列)器件，在一个FPGA器件中就可以很方便地实现相位累加器和波形查找表。使用VHDL(甚高速集成电路硬件描述语言)在QuartusII工具软件的环境中进行设计，可以一气呵成地完成硬件设计、仿真、综合、测试，直至对FPGA器件的配置，从而大大简化了设计过程、提高了设计效率，并可以根据实际需要对功能进行灵活修改

基于VHDL语言设计的DDS波形，数字频率计

基于FPGA用VHDL语言可以实现方波锯齿波三角波正弦波

使用VHDL语言设计一个任意波形发生器，该波形发生器可产生三角波、方波，正旋波等

基于FPGA的DDS实现，直接数字式频率合成器。一片ROM和一片DAC，再加上地址发生计数器和寄存器即可。

基于xilinx公司的FPGA，设计了一套DDS信号发生器，产生正弦波 方波 三角波 锯齿波四种波形，并且波形频率可调