IC设计FPGA设计at24c16_sdram_sram VERILOG仿真模型源码文件，均是项目设计用到的测试激励模型，包括EEPROM-at24c16仿真模型，sdram,SRAM仿真模型，可以做为你的设计参考。
2021-02-03 23:47:02
262KB