WHEN_ELSE条件信号赋值语句 并行赋值语句 赋值目标<= 表达式 WHEN 赋值条件 ELSE 表达式 WHEN 赋值条件 ELSE …… 表达式 条件赋值语句按书写的先后顺序被赋予不同的优先级。第一个句子拥有最高优先级，第二句其次，以此类推。 整个WHEN_ELSE语句是一个完整的语句，属于并行语句范围。

VHDL基础及经典实例开发,是一本学习硬件开发的不错书籍

VHDL基础及经典实例开发源程序——12个大型实例的源程序 Chapter3：schematic和vhdl文件夹，分别是数字钟设计的原理图文件和VHDL程序； Chapter4：multiplier文件夹，串并乘法器设计程序（提示：先编译程序包）； Chapter5：sci文件夹，串行通信接口设计程序； Chapter6：watchdog文件夹，看门狗设计程序； Chapter7：taxi文件夹，出租车计价器设计程序； Chapter8：elevator文件夹，高层电梯控制器设计程序； Chapter9：cymometer1和cymometer2文件夹，前者是计数测频设计程序，后者是等精度测频设计程序； Chapter10：digital_lock文件夹，数字密码锁设计程序； Chapter11：I2C文件夹，I2C控制器设计程序； Chapter12：fifo文件夹，异步FIFO设计程序； Chapter13：dds文件夹，数字频率合成设计程序； Chapter14：vLA文件夹，虚拟逻辑分析仪设计程序。

上传一点自己写的VHDL基础程序供大家参考，实验内容为跑马灯程序。

vhdl基础实例源码50个合集: 8位总线收发器：74245.txt 8位相等比较器.txt fifo存储器举例：(注3).txt LED七段译码.txt readme.txt VHDL基本语法 VHDL程序范例使用说明.doc 一个游戏程序.vhd 一个简单的UART.vhd 一个简单的状态机.vhd 三人表决器（三种不同的描述方式）.txt 三态总线（注2）.txt 伪随机数产生器.vhd 伪随机比特发生器.txt 使用列举类型的状态机.vhd 使用变量的状态机.txt 加法器描述.txt 加法器源程序.v 加法器源程序.vhd 双2－4译码器：74139.txt 双向总线（注2）.txt 各种功能的计数器.vhd 四D触发器74175.txt 地址译码（for m68008）.txt 多路选择器（使用when－else语句）.txt 布斯乘法器.txt 带load、clr等功能的寄存器.vhd 带三态输出的8位D寄存器：74374.txt 带同步复位的状态机.txt 带莫尔_米勒输出的状态机.txt 最高优先级编码器.txt 步进电机控制器.vhd 汉明纠错吗编码器.txt 汉明纠错吗译码器.txt 波形发生器（含test beach）.vhd 直流电机控制器.vhd 相应加法器的测试向量（test bench).vhd 移位寄存器：74164.txt 简单的12位寄存器.vhd 简单的锁存器.vhd 米勒型状态机.txt 经典双进程状态机（含test beach）.txt 莫尔型状态机1.txt 莫尔型状态机2.txt 通用寄存器.txt

VHDL（非常高速集成电路硬件描述语言）是由美国国防部支持的一项研究计划，于1983年创建，目的是以文字化方法描述电子电路与系统。

VHDL基础程序例程 基础教程 初学代码 FPGA测试 VHDL源码,包括大量的设计实例，逻辑源码， 可以做为你的学习参考。