基于FPGA的RS255,223编解码器的高速并行实现,本论文设计了C++仿真平台,并与HDL代码结果进行了对比验证。Verilog HDL 代码经过modelsim仿真验证。
2021-10-29 22:02:04 6.62MB RS编解码器
1