关于DDR在FPGA管脚配置的文件,这里单独上传,留待查用,如果直接使用,建议查看原理图。
2021-06-04 14:00:27 15KB FPGA PL端的DDR3 DDR3.UCF ZYNQ
1