本设计是基于cyclone II驱动LCD1602的电子时钟设计，本设计经验证可用，修改初始化时间后即可正常的运行时钟。该代码是最基础的实现方式，非常适合初学FPGA的同学们学习，这也是我在学习途中自己编写的一些应用代码，如果有不懂的地方或者觉得不恰当的地方，欢迎大家联系我，互相探讨，分数稍微有点高，但是你绝对值得拥有。该显示方式为“21:19:21”的方式，在时间运行到“24:00:00”时的地方稍微有点缺陷，不能自动跳0，不过这也算是给大家修改的空间，可以自我提高。

verilog 语言写1602的驱动工程，编译下载成功，可以实现显示字符。