基于VHDL语言的ISE设计流程
使用ISE13.1完成一个数字系统的设计，其内容包括：
工程的建立；
三位计数器的设计；
设计综合和查看综合结果；
三位计数器设计仿真；
分频器的设计；
用户约束的添加和设计实现；
布局布线结果的查看；
设计下载到FPGA芯片
PROM文件的生成和下载到PROM中
综合工具在对设计的综合过程中，主要执行以下三
个步骤：
语法检查过程，检查设计文件语法是否有错误；
编译过程，翻译和优化HDL代码，将其转换为综合工具可以识别的元件序列；
映射过程，将这些可识别的元件序列转换为可识别的目标技术的基本元件；
准备工作:
将HEP的USB-JTAG电缆分别和计算机USB接口及EXCD-1目标板上的JTAG7针插口连接;
计算机自动安装JTAG驱动程序;
给EXCD-1目标板上电;
2022-04-06 01:50:44
3.25MB
1