之前一直将这种RAM和FIFO的操作等同了,其实二者的数据读取还是有区别的,FIFO在读请求有效的下一个时钟即有数据输出;而单口RAM是在地址有效的下下个时钟周期才能得到读取的数据。
2022-04-04 19:38:30 46KB FPGA FIFO FPGA例化 内部RAM
1