这是基于EDA的电子时钟开发设计
计数部分：由两个60进制计数器和一个24 进制计数器组成，其中60 进制计数器可用6 进制计数器和10 进制计数器构成；24 进制的小时计数同样可用6 进制计数器和10 进制计数器得到：当计数器计数到24 时，“2”和“4”同时进行清零，则可实现24 进制计数。
2022-05-31 18:07:24
848KB
1
VHDL语言设计的一电子钟表，在7段数码管走时
SW控制运行还是停止；KEY3调整小时，KEY2调整分钟，KEY1调整秒
2022-05-17 15:45:35
513KB
1
以Electronic Workbench 6.0 软件作为电子钟设计工作台，并以数字电子钟的设计理论作为基础，阐述如何应用Electronics Workbench 6.0软件进行数字电路的设计与仿真。
设计出的电子钟必须具备基本功能：能显示‘时’、分’、‘秒’，显示时间从00.00.00到23.59.59。
2022-03-19 16:00:27
1.27MB
1
EDA 方式设计的时钟 精确到毫秒
可以显示 小时 分钟 秒 毫秒
quartus 9.0通过 DE_two开发板
可进行时钟的校对
2021-06-24 08:45:25
719KB
1
一、设计内容
（利用QuartusⅡ软件，使用VHDL语言完成数字电子时钟的设计）
二、设计要求
1、具有时、分、秒的计数显示功能
2、具有清零功能，可对数字时钟的小时、分钟进行调整
3、12小时制和24小时制均可
三、总体实现方案
四、设计的详细步骤
五、总结
2019-12-21 19:34:32
4.04MB
1