对DDR3的User Interface的Command时序以及读写时序进行了详细分析
2022-04-15 14:35:10 306KB DDR3调试
1
近期调试xilinx V6的DDR3,自己写代码代替了example_design中的traffic_gin文件,增加了读写异步FIFO。并且数据校对也完成。期间遇到的问题及解决方法都已写入,希望能帮到需要的各位!
2020-01-30 03:12:09 389KB xilinx V6 DDR3
1