该资源是一个AES硬件密码算法核的verilog实现,可用于FPGA设计
2021-04-26 09:00:16 78KB AES硬件IP核
1