根据半导体集成电路、利用Hspice软件以及数字电路等课程的知识,使用集成电路CMOS工艺完成触发器的设计,熟悉和掌握集成电路芯片电路设计及模拟方法和技巧。 1、设计如图1所示用传输门构成的电平触发D触发器,和图2所示的边沿触发器 2、写出详细的电路原理分析; 3、编写Hspice网表文件,采用32nm的工艺; 4、进行电路瞬态波形仿真分析,进行功能验证; 5、改变负载,进行瞬态波形模拟,进行性能分析; 6、测量电路的功耗和延时,进行性能分析; 7、改变管子的尺寸,W或者L,再次进行瞬态波形,负载能力和功耗延时
2023-11-24 14:10:57 933KB 集成电路 课程设计 Hspice 边沿触发器
1
二、传输延迟时间 从S和CP(或R和CP)同时变为高电平开始,到输出端新状态稳定地建立起来为止,所经过的时间为同步RS触发器的传输延迟时间。 tPLH=2tpd 和tPHL=3tpd 5.7.3主从触发器的动态特性 一、建立时间:输入信号应先于CP脉冲到达的时间, 常用tset 表示。 tset=0
2021-10-21 15:35:02 2.23MB 触发器 边沿触发
1
根据网络上的button中断修改的海思3516双中断程序,GPIO7_0 GPIO7_2, 读取寄存器的值放入down中: 0001 和 0100 和 0101(同时触发中断) down = 0x0f & REG_READ(gpio7_virtual_addr + 0x0414);
1
X-REL半导体公司双向电平转换器XTR50010和耐高温边沿触发D型触发器XTR54170.pdf
2021-08-29 18:12:12 59KB 半导体 导体技术 导体研究 参考文献
verilog按键消抖代码,已完成封装,可以直接调用。支持动态设置上升沿和下降沿触发,可以通过一个bit来设置具体工作方式,仿真和实际测试均可正常使用。
2021-04-04 20:15:21 955B verilog 按键消抖 边沿触发
1