采用VHDL语言模块化设计方法，附gdf格式顶层图与COUNT时钟计数主模块接线图。 (一)技术要求： 1.十二进制数字钟，能显示时、分、秒，并可进行时和分的快速校正，秒的清零。 2.有整点报时功能，从59分56秒开始，每秒报时一次，直到00分00秒为整点报时。整点报时的频率与其他几响不同。 3.数码显示部分采用动态扫描显示法，能指示时钟驱动信号频率 LIGHT[0]，要求计数器模块异步清零。 (二)模块划分：底层模块：小时控制模块（24进制）、分钟、秒控制模块（60进制）响铃控制模块、时间set模块、响铃控制门闸模块；顶层模块(三)器件型号：Altera公司的FPGA芯片FLEX10K系列20TC144－4或Lattice公司的ISPSI1032－70LJ80

数电课程设计————数字钟数电课程设计————数字钟数电课程设计————数字钟数电课程设计————数字钟数电课程设计————数字钟数电课程设计————数字钟

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

包含数字石英钟设计的原理图，由Protel 99 se所作的原理图。该石英钟具有显示星期、时、分、秒，整点报时，手动校时，开关防抖动等功能。这是数字电子技术课程设计必备的好东西！

数字电子技术课程设计，多功能数字钟的设计报告。有译码、七段数码显示功能，能显示时、分、秒计时的结果。

单片机课程设计数字钟.pdf

单片机课程设计：数字钟和秒表。采用Keil和proteus实现，程序采用汇编实现，源代码和电路图都有，资源很完整。适合电信类专业的51单片机课程设计参考。

要求如下： ⑴设计指标 时间以24小时为一个周期； 显示时、分、秒； 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 ⑵设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择； 电路仿真与调试； PCB文件生成与打印输出。 ⑶制作要求 自行装配和调试，并能发现问题和解决问题。 ⑷编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 ⑸答辩 在规定的时间内，完成叙述并回答提问。

数字电路课程设计之---数字电路课程设计数字钟 包括原理讲解和电路图

我曾经传过一个相同的资源 但是当时由于慌张 传错了文件 在此向各位抱歉 这次是真正的课程设计报告书 包括电路图和数据分析 希望可以帮助需要的人