BJTU EIE 列车运行控制技术实验报告
2022-11-03 08:29:55 1.56MB 列车运行控制技术 实验报告
1
verilog编写的UDP数据包组帧程序,输入数据为16位,UDP数据长度,源IP、目的IP、源端口、目的端口可调,输出UDP包为16位;
2022-04-19 13:37:38 6KB UDP verilog FPGA
1
电总协议最早出自 ydn 023-1996 邮电部技术规定。作为标准发布,最早于《通信局(站)电源、空调及环境集中监控管理系统前端智能设备通信协议》(1999.3)——YD/T 1363.3,该工具可以协助相关查询帧的组帧,方便使用。
2021-11-09 09:46:49 6.74MB 电总协议 组帧工具
1
java层接收socket数据,然后传到C层用av_parser_parse2()来组帧解码H264裸流
2021-06-17 14:56:53 10KB 组帧 解码 h264裸流
1
以太网数据组帧设计,Vivado仿真工程。
2021-04-17 09:04:57 14.38MB FPGA VerilogHDL Vivado 以太网数据组帧
本代码通过rtsp协议接收设备采集的数据,对采集视频数据组帧,udp下对视频丢包排序做出处理,直接编译可以使用
2020-01-03 11:21:36 3.42MB rtsp视频组帧
1
利用java实现了Rtsp网络数据的拆包组帧转换为H264数据帧。
2019-12-21 21:57:08 3KB java Rtsp H264
1