内容概要：该文档详细介绍了2020版米联客FPGA课程的MIG DDR3控制器部分，涵盖MIG DDR3的设计、配置参数、时钟管理、复位生成、内存读写操作等方面的内容。课程还包括具体的实例代码和详细的测试方法，帮助读者深入理解和实践FPGA在高性能存储系统的应用。 适合人群：具有一定FPGA基础知识和技术背景的研发人员，特别是对DDR3控制器感兴趣的学习者。 使用场景及目标：适用于希望在嵌入式系统中使用FPGA进行高效能内存管理的研发项目，旨在提升对FPGA及其相关技术的理解和应用能力。 阅读建议：在阅读过程中，重点理解DDR3控制器的各个参数配置和具体实现步骤，同时结合提供的实例代码进行实践和调试，以便更好地掌握FPGA在实际项目中的应用技巧。

米联客的驱动代码，可供参考， 密码：tiantianmoyu 仅包含驱动模块.v，调用驱动模块的顶层.v 非全部工程。 欢迎交流和互相学习。

FPGA 开发板 米联客 MA703FA-100T FPGA 开发板硬件资料 原理图，PCB，芯片手册 01_硬件手册 02_原理图 03_底板设计图纸(SCH/PCB/源文件) 04_核心板尺寸 05_FEP子卡接口尺寸 06_芯片手册

FPGA开发 米联客 MA703FA-100T FPGA 开发板资料 FPGA 型号 XC7A100 多个 VIVADO 工程，verilog 代码 vivado 2017.4 版本 CH01基于FDMA内存读写测试 CH02基于FDMA实现多缓存视频构架 CH03基于FDMA实现HDMI视频输入输出 CH04基于FDMA实现OV5640摄像头视频采集

米联客2020版FPGA课程(MIG DDR篇)-K7_MIG_米联客MIG_vivado_migfpga_migddr.zip

自定义封装uiFDMA IP核,可用于PL端读取PS端的DDR内存

和米联客的视频资料相对应，本书以实例为基础，结合ZYNQ7的相关知识，对VIVADO中与ZYNQ SYSTEM PROCESS的使用进行了详细的介绍

米联客2020版FPGA课程(MIG DDR篇)-K7

米联客2020版ZYNQ MPSOC SDK篇 3EV 3EG 7EV

02米联客2020版ZYNQ MPSOC FPGA数据缓存方案(PL-AXI-FDMA)