在ISE软件中为源同步接口增加了datasheet的新功能,目的是帮助设计者在FPGA实现之后明白时钟和数据的关系，并且把时钟调整到数据中间。图1所示范例描述了一个实际的应用，数据和时钟路径中都有延时和相位调整电路。表格中"Source Offset To Cente"（灰色显示）部分表示数据源相对中间位置的偏移量，即如果数据延时可以调整，那么需要调整多大延时才可以让时钟位于数据中间，时序图中标出了这个偏移量的含义。在这个例子中都是负值，它表示需要减小数据延时才可以让时钟处在数据中间。
图1 ISE工具输出的源同步示意
图中所示表格的另一个特点是其会考虑整个数据总线的每一位来决
2022-11-26 10:07:45
480KB
1
Altera官方时序约束指南文档，也可在官方网站下载，文档编号AN433，里面讲了能够碰到的大部分源同步时序约束方法，很值得一看
2021-11-13 12:01:10
1.73MB
1
Constaining and Analyzing Source-Synchronous Interfaces
2021-03-16 10:05:04
1.87MB
1