现场可编程门阵列FPGA作为常用的加速手段之一，具有高性能、低功耗、 可编程等特点。本文采用FPGA设计针对深度学习通用计算部分的加速器，主要工作有： 1)、分析深度神经网络、卷积神经网络的预测过程和训练过程算法共性和特 性，并以此为基础设计FPGA运算单元，算法包括前向计算算法、本地预训练算法和全局训练算法。 2)、根据FPGA资源情况设计基本运算单元，包括前向计算单元和权值更新 运算单元。运算单元均进行可配置和流水线设计，在适应不同规模深度学习神经 网络的同时具有高吞吐率。 3)、分析FPGA加速器的上层框架和数据通路，编写linux操作系统下驱动 程序以及面向上层用户简单易用的调用接口。 4)、通过大量实验测试分析影响加速器性能的各种因素，得到加速器的性能、能耗趋势，使用测试数据集与CPU、GPU平台进行性能、功率、能耗等参数对比，分析FPGA实现的优劣性。

MIT科研团队在2020年isscc上有关深度学习处理器的教程，包含视频和文档资料，欢迎下载学习

基于FPGA的深度学习加速器，基于FPGA的深度学习加速器，基于FPGA的深度学习加速器，基于FPGA的深度学习加速器，基于FPGA的深度学习加速器，基于FPGA的深度学习加速器。

DLAU：FPGA上的可扩展深度学习加速器单元

eyeriss项目组的深度学习加速器的总结，里面现将卷积神经网络的软件架构，后面总结别人的加速器架构，以及eyeriss项目组用的方法，最后是可改进的地方