本实验从 MIPS 单周期 CPU 开始逐步构建无冲突冒险的理想指令流水线，能处理分支相关的指令流水线，采用气泡处理数据相关的气泡式流水线，采用重定向解决数据相关的重定向流水线。并最终在 MIPS 五段流水线上实现动态分支预测技术。 第1关：单周期CPU(24条指令).txt 第2关：理想流水线设计.txt 第3关：气泡流水线设计(EX段分支3624版本).txt 第4关：重定向流水线(EX段分支2298版本).txt 第7关：单周期MIPS+单级中断.txt 第9关：多级嵌套中断(EPC内存堆栈保存).txt （其余关卡还在持续更新当中……）

一款非常好用的修改网络摄像头IP的工具，想要修改网络摄像头的IP用这款软件就对了，网络摄像机的ip同电脑ip一样，是可以根据需要自行修改的，可以批量修改IP，关闭ONVIF全网通功能，界面简洁一目了然轻松修改。同时自动破解密码并连机，可以改变更多摄像头的设置，秒杀同类工具

计组头歌实验：MIPS单周期CPU设计(24条指令)(HUST)1-4关源码

头哥-计算机组成原理实验实验一-logisim：4位快速加法器，circ文件，可以用logisim打开，也可用记事本打开。

labview测试数据实时写入excel_附带创建表头功能labvie-master.zip

数字逻辑---交通灯系统设计(HUST) 1-12关 头歌 【一个代码可通12关】 1.7段数码管驱动电路设计 2.4位无符号比较器设计 3.8位无符号比较器设计 4.1位2路选择器设计 5.8位2路选择器设计 6.双向BCD计数器状态机设计 7.双向BCD计数器输出函数设计 8.双向BCD计数器设计 9.双位BCD双向计数器设计 10.交通灯核心状态机设计 11.交通灯输出函数设计 12.交通灯系统设计

Win32 openssl函数库及其头文件，这个是编译好的可以直接用，我的CSDN里面还有AES加解密和RC4加解密的使用例子。

免费下载，请自取，文件用txt打开！ 实验目的 帮助学生掌握快速加法器中先行进位的原理，能利用相关知识设计4位先行进位电路，并利用设计的4位先行进位电路构造4位快速加法器，能分析对应电路的时间延迟。 需要注意的是不同教材上传递函数P略有差异，部分教材传递函数P是逻辑或关系，本实验采用的是异或逻辑。 实验内容 在 Logisim 中打开 alu.circ 文件，按照图中定义的输入输出引脚，在对应子电路中实现可级联的4位先行进位电路。其中 Gi，Pi 为进位生成函数和传递函数，Cin 为进位输入，C1~C4 为进位输出，G，P 为成组进位生成函数和成组进位传递函数。 电路测试 完成实验后，利用文本编辑工具打开 alu.circ 文件，将所有文字信息复制粘贴到 Educoder 平台的 alu.circ 文件中，再点击评测按钮即可进行本关测试。平台会对你设计的电路进行自动测试，为方便测试，请勿修改子电路封装，注意PGinput应该是GPinput。。 具体就是这样，加油加油加油加油，点个赞吧，让我白嫖个赞，谢谢谢谢谢谢

QT C++ QWidget 自定义头窗口头标+毛玻璃效果

有运算器设计的1-11关：复制代码，放进头歌，满分过 本实验使用 Verilog HDL 实现了单周期 54 条 MIPS 指令的 CPU 的设计、前仿真、后仿真和下板调试运行。CPU 可实现 54 条 MIPS 指令。 第1关：8位可控加减法电路设计 第2关：CLA182四位先行进位电路设计 第3关：4位快速加法器设计 第4关：16位快速加法器设计 第5关：32位快速加法器设计 第6关：5位无符号阵列乘法器设计 第7关：6位有符号补码阵列乘法器 第8关：乘法流水线设计 第9关：原码—位乘法器设计 第10关：补码—位乘法器设计 第11关：MIPS运算器设计