随着语音识别技术的应用越来越广， 对其实时性的要求也越来越高。专用的DSP 语音芯片虽然有硬件加速功能， 但其指令依然是串行计算， 在实时性方面有所欠缺。如今， 具有并行运算能力的FPGA 主频不断提高，加上其设计灵活、功耗低、体积小等优点， 可以满足语音信号实时处理的要求。目前很多语音处理算法都是基于软件平台的， 真正的语音处理硬件实现很少。本文针对非特定人的语音信号， 研究当前主流的语音处理算法， 并将这些基于软件平台的算法“ 硬件化” 。在保证一定精度的前提下将浮点运算转换成便于FPGA 实现的定点运算。 　　本文以通过对语音信号滤波、分帧、加窗、能量计算等模块的设计为例， 介绍语音信

介绍一种在语音识别系统中运用FPGA技术对语音信号进行前期实时处理的方法。利用DSP Builder设计信号处理算法的图形化电路模块，运用硬件环（HIL Hardware in the Loop）技术对模块进行软硬件协同仿真。满足设计要求后，再用Signal Compiler 将模块转换成VHDL语言和Quartus II工程文件下载至目标芯片。结果表明此方法可以快速灵活地设计出语音处理模块，语音数据能在要求的时间范围内处理完毕，达到了实时处理的目的。