用verilog编写的四位加法器,编程环境是xilinx ise10.1
2021-12-25 22:43:57 388KB verilog 加法器 FPGA xilinx
1
用FPGA实现四位加法器,代码正确,无需改动
2021-10-12 21:50:37 132B 四位加法器 FPGA
1
大学EDA实验,四位二进制加法器和八位二进制加法器
2019-12-21 20:15:50 350KB EDA 实验 加法器
1