人工智能-低功耗高性能的卷积神经网络硬件加速器设计.pdf

MIT关于CNN加速器的项目、设计教程、相关文档等。值得学习与参考。具体说明请参考我的博客MIT tutorial学习。MIT project on CNN accelerator, design tutorials, related documentation, etc.It is worth learning and reference

基于FPGA的脉冲神经网络加速器设计

以MNIST手写数字识别任务为例，使用FPGA搭建了一个LSTM网络加速器，并选取MNIST数据集中的10张图片，通过vivado软件进行仿真验证。实验结果表明，本文设计的基于FPGA的LSTM网络加速器可以完成图片分类任务，其准确率为90%(10张图片，1张分类错误)，详细的介绍见我博客。

基于快速滤波算法的卷积神经网络加速器设计.pdf

面向嵌入式的卷积神经网络硬件加速器设计.pdf

语言:中文 (简体) 伞下是一个提高浏览体验的插件，一键提升Dribbble.com和Behance.net访问速度，设计师必备插件！ 伞下是一个提高浏览体验的插件，一键提升Dribbble.com和Behance.net访问速度，设计师必备插件！

现场可编程门阵列FPGA作为常用的加速手段之一，具有高性能、低功耗、 可编程等特点。本文采用FPGA设计针对深度学习通用计算部分的加速器，主要工作有： 1)、分析深度神经网络、卷积神经网络的预测过程和训练过程算法共性和特 性，并以此为基础设计FPGA运算单元，算法包括前向计算算法、本地预训练算法和全局训练算法。 2)、根据FPGA资源情况设计基本运算单元，包括前向计算单元和权值更新 运算单元。运算单元均进行可配置和流水线设计，在适应不同规模深度学习神经 网络的同时具有高吞吐率。 3)、分析FPGA加速器的上层框架和数据通路，编写linux操作系统下驱动 程序以及面向上层用户简单易用的调用接口。 4)、通过大量实验测试分析影响加速器性能的各种因素，得到加速器的性能、能耗趋势，使用测试数据集与CPU、GPU平台进行性能、功率、能耗等参数对比，分析FPGA实现的优劣性。

设计实现了加速Microsoft GDI中AlphaBlend、BitBlt、MaskBlt、StretchBlt、TransparentBlt等函数的硬件结构;对函数实现中缩放算法的数据相关性进行研究,提出一种高效的缩放结构,与Marvell PXA300相比性能有明显提升.并且使用FPGA对本结构进行验证,结果与Microsoft GDI一致,在SMIC 0.13μm CMOS工艺标准单元库下使用Design Compiler进行综合,频率可达203MHz.

面向OpenGL的图形加速器设计与实现