包括所有子模块 无需编译clone ，避免很长时间在git clone ，花了我3天的时间终于clone下来了。。。。。。。。

KS_V3S •Bilibili视频简介： : 我之所以设计此PCB，是因为该SoC的强大功能（在非常低的功耗下）及其显示功能相结合，它提供了制造商从未见过的选择。 有一个版本可用：2层版本。 查看2层版本的子文件夹，以查看特定功能。 KS_V3S： •SoC Allwinner V3： -1.2 GHz时的ARM Cortex-A7 -64 MB的RAM •Wifi和蓝牙（RTL8723BS） •1个USB主机端口/ 1个C型USB-TTL •DVP界面•24 FPC排针，用于OV2640和OV7725并行摄像机•1.3英寸ST7789V显示器•板载麦克风•SD卡插槽 KS_V3S只能从SD卡启动。 我目前无法用于自定义项目。 如果您有任何疑问，请给我发送电子邮件至 图片：

​​ 处理器功能： 1、CPU架构 -ARM CortextM-A7 MP1处理器 -拇指-2技术 -支持霓虹Advanced SIMD（单指令多数据）加速介质和信号处理功能 -支持大型物理地址扩展（LPAE） -VFPV4浮点单元 -32KB L1指令缓存和32KB L1数据缓存 -128kbl2缓存 2、PWM. -最多两个PWM频道 -支持输出两种波形：连续波形和脉冲波形 -0％至100％可调占空比 -高达24MHz输出频率 视频编码 -支持H.264视频编码高达720p @ 60fps -JPEG基线：图片尺寸高达8192x8192 -支持输入图片尺寸高达4800x4800 -支持输入格式：YU12 / YV12 / NV12 / NV21 / YUYV / YVYU / UYVY / VYUY -支持alpha混合 -支持拇指生成 -支持4x2缩放比率：从1/16到64个任意非整数比率 -支持旋转输入 ​

适合用来开发行车记录仪

全志V3S设计学习，派，Allegro绘制，适合练手，适合嘉立创打板

全志官方数据手册 英文V1.0 共有420页。 This documentation provides an overall description of the Allwinner V3s application processor, which will provide instructions to programmers from several sections, including system, memory, image, display and interface.

全志V3S原厂原理图、原理图库，荔枝派zero适用

全志V3S+RTL8723+MPU6050+ILI9341开发板ALTIUM设计硬件原理图+PCB文件,硬件采用2层板设计，大小为52*74mm, 包括AD设计的原理图和文件，可以做为你的学习设计参考. 该开发板主要器件如下： EA3036 LOOP RES V3S XC6206 XTAL-4PIN XTAL-4PIN-RTC ANT CAP CAP2 CP2104 CSI HEADER2 ILI9341-18PIN LED MIC MPU6050 NS2009 PAM8403 PJ3420 RES RES3 RTL8723-MODE SW TF CARD SHORT USB-TYPEC XC6206

全志V3S裸机工程，实现了裸机下调试，并且使用jlinkv9初始化DDR，代码直接在DDR中执行，完成了usos iii移植，串口驱动，GIC中断控制器驱动，开发工具为IAR.

全志v3s datasheet 共420页。 Allwinner V3s Datasheet Cost-efficient Video Encoding Processor Version 1.0 Nov.17,2014