针对数字图像处理过程中的大量数据传输需求，设计了基于FPGA的DMA数据传输系统。上位机基于WinDriver驱动开发工具开发了DMA传输控制程序，下位机基于Xilinx PCIe IP硬核设计了DMA控制逻辑，实现了上位机控制命令发送、数据组包、FPGA端数据读写以及数据乱序重排。经测试该系统DMA写数据速率可达793 MB/s，为理论峰值的79%；DMA读数据速率达752 MB/s，为理论峰值的75%，能高效地完成数据传输任务。
2022-04-16 13:47:21
1.66MB
1