基于IEEE754标准的浮点乘法器

上传者: zsh6364931 | 上传时间: 2021-09-13 14:32:26 | 文件大小: 48KB | 文件类型: DOC
本设计是基于fpga的浮点乘法器设计,两个浮点数用ieee754标准表示,程序采用的verilog语言

文件下载

评论信息

  • gebin880416 :
    思路清晰,有借鉴意义
    2018-12-10
  • gebin880416 :
    思路清晰,有借鉴意义
    2018-12-10
  • u012510879 :
    可以好好看看这个协议标准
    2015-01-27
  • u012510879 :
    可以好好看看这个协议标准
    2015-01-27
  • wzcdzh :
    还行 虽然代码有问题 但是思路是清晰的
    2014-06-19
  • wzcdzh :
    还行 虽然代码有问题 但是思路是清晰的
    2014-06-19
  • menghairui :
    有错误啊,晕
    2012-10-25
  • menghairui :
    有错误啊,晕
    2012-10-25
  • xiaou507 :
    嗯,有用的 东西还是挺多的~~
    2012-08-28
  • xiaou507 :
    嗯,有用的 东西还是挺多的~~
    2012-08-28

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明