上传者: zklion
|
上传时间: 2021-09-16 16:19:49
|
文件大小: 134KB
|
文件类型: DOC
近年来,随着电子技术的发展,印制板上的微处理器和逻辑电路中的时钟速率越来越快,信号的边沿越来越陡,由此带来的信号完整性(SI)问题也日益被关注。在高速数字电路中,时钟信号是芯片工作的基准频率,数据的传输一般通过时钟对数据信号进行有序的收发控制,如果时钟不准确,芯片就无法正常工作,因此时钟电路对实现数字电路的功能起决定作用。因而,高速时钟电路的信号完整性分析日渐得到人们的重视,而正确的终端端接对时钟信号的功能和完整性起到了保证的作用。