基于高速时钟电路终端的信号完整性分析

上传者: zklion | 上传时间: 2021-09-16 16:19:49 | 文件大小: 134KB | 文件类型: DOC
近年来,随着电子技术的发展,印制板上的微处理器和逻辑电路中的时钟速率越来越快,信号的边沿越来越陡,由此带来的信号完整性(SI)问题也日益被关注。在高速数字电路中,时钟信号是芯片工作的基准频率,数据的传输一般通过时钟对数据信号进行有序的收发控制,如果时钟不准确,芯片就无法正常工作,因此时钟电路对实现数字电路的功能起决定作用。因而,高速时钟电路的信号完整性分析日渐得到人们的重视,而正确的终端端接对时钟信号的功能和完整性起到了保证的作用。

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明